Организация JEDEC завершает разработку нового стандарта высокоскоростной памяти SPHBM4, который призван предложить уровень производительности HBM4 при более низкой стоимости интеграции. Ключевая идея — сохранить целевую пропускную способность порядка 2 ТБ/с, но упростить реализацию за счёт сужения интерфейса и отказа от дорогих кремниевых интерпозеров.
SPHBM4 использует те же слои ядра памяти (DRAM-кристаллы), что и HBM4, однако вместо 2048 сигналов данных применяется 512-битный интерфейс с сериализацией 4:1. Это позволяет передавать тот же объём данных через меньшее количество контактов, повышая частоту работы линий и снижая требования к выводам чипа. При этом ёмкость одного стека SPHBM4 остаётся сопоставимой с HBM4, так как архитектура самих кристаллов не меняется.
Главное отличие SPHBM4 от классической HBM — использование органических подложек вместо кремниевых интерпозеров. Такая трассировка даёт возможность создавать более длинные электрические каналы между SoC и стеками памяти, упрощает компоновку в крупных корпусах и потенциально позволяет разместить большее число стеков рядом с процессором. В итоге общая доступная ёмкость памяти может быть выше, хотя несколько возрастает задержка из-за удлинения соединений.
Новый стандарт ориентирован на системы искусственного интеллекта и высокопроизводительные вычисления, где важно сочетание высокой пропускной способности и масштабируемой ёмкости при контроле стоимости. Если SPHBM4 получит широкое распространение, он может занять нишу между существующими решениями на базе HBM и GDDR, став более доступной по цене альтернативой HBM4 при сопоставимой полосе пропускания.